- なぜ募集しているのか
- 増員
- どんな仕事か
-
●社員数20,000名を擁する外資系グローバル・エンジニアリング・ソリューションカンパニーです。【職務内容】
●グローバル×エンジニアリングを掲げる世界的規模の同社で働くことで自身のキャリアアップに繋がり…
国内大手半導体メーカーの客先に常駐し、CIS デジタル回路設計の業務をお任せ致します。
・開発要求仕様に基づいた回路仕様作成
・Verilog-HDL/System Verilogによる設計および検証（一致検証、アサーション検証、波形目視、カバレッジ検証など）
・評価チーム、試作・量産立ち上げサポート
・設計委託メンバとの業務やりとり
・電力解析、チェックツール実行（構文チェック、非同期検証）、簡易論理合成、SDC（物理インプリ制約）作成
【使用ツール】
言語: Verilog-HDL, System Verilog
ツール: Xcelium, Design Compiler, Formality, PrimeTime 、波形Viewer、Debugger （Verdi）
【組織構成】
神奈川県厚木市にある国内半導体メーカーの客先に常駐いたします。
【同社について】
・世界18ヶ国に展開、社員数約20,000名を擁するQuEST Global Services Pte. Ltd.を親会社に持つグローバル・エンジニアリング・ソリューションカンパニーです。
・航空機エンジン・自動車・石油・ガス・医療機器・半導体など、様々な産業分野における世界の企業に対してエンジニアリング支援を行っています。
・定年65歳、役職定年なし、フルリモートに近い働き方、フレックス制度適用可能等、柔軟な働き方が可能で長期的に経験を活かして働くことができる会社です。
・多くの方が中途入社されており様々なバックグランドの方が活躍されております。
・パソナから2025年で4名の内定受諾実績あり。選考フローは熟知しておりますので、内定まで丁寧にフォロー致します。 - 求められるスキルは
-
必須 ・半導体のデジタル回路設計スキル
・Verilog-HDL/System Verilog 設計検証スキル （3年以上）
歓迎 ・物理インプリ実装ツール（Formality, PrimeTime）に関する知見
・CIS 低電力ロジック設計 （PowerGatingなど）、低電力技術開発 及び 標準化 （低電力IP整備、ツール評価など）の知見 - 雇用形態は
- 正社員
- どんなポジション・役割か
- CMOSイメージセンサデジタル回路設計【定年65歳/神奈川】
- どこで働くか
- 神奈川県厚木市客先常駐
- 勤務時間は
- 09:00～18:00
- 給与はどのくらい貰えるか
- 550万円～750万円
- 休日休暇は
- 完全週休二日（土日）
[休日]その他
【年間休日】120日 - どんな選考プロセスか
- 面接回数2回
NEW
掲載期間26/07/08～26/07/21
求人No.PSN-AMBI81283669
