- なぜ募集しているのか
- 増員
- どんな仕事か
-
パソナキャリアがおすすめする求人です。・論理合成
こちらの求人案件以外にも各業界の非公開求人を多数保有しております。
非公開求人は、エントリー後の面談にてご紹介可能ですので、是非エントリーください。
・STA（タイミング解析／タイミングイタレーション）
・SDC（タイミング制約）の設計
・社内DFT／BEDメンバーとの協調設計
・顧客への進捗報告
・技術的なトラブルシューティング、HQのFlowチームと共同した改善活動
＜DFT＞
・製品仕様に合わせて最適化した出荷前テストプランを顧客へ提案
・顧客CHIP回路構成に合わせ最適化したテスト回路の実装仕様設計及び実装／検証
┗DFTツールを活用したテスト回路（MUXSCAN、MemoryBIST、BoundaryScan、LogicBIST、IP－DFT?等）の実装／検証
┗DFTツールでは対応できない特別なTEST回路のRTL設計／検証／論理合成
・実装したテスト回路のTiming制約作成／STAツールでの妥当性チェック／Timing検証結果解析
・社内各部門との協調設計
・顧客への進捗報告
・出荷テスト対応部門と協力して出荷テスト用ATE向けTESTボードの仕様を策定
・出荷テスト用パタンの設計／検証、テスト結果のデバッグ、歩留まり向上施策の検討
＜BED＞
・ChipおよびBlockのレイアウト設計
・チームメンバーのサポート、進捗管理
・社内FED／DFTメンバーと協調設計
・顧客への進捗報告
・技術的なトラブルシューティング、HQのFlowチームと共同した改善活動 - 求められるスキルは
-
必須 ・半導体設計経験歓迎 ・デジタル設計（FED、DFT、BED）経験
・プログラミング経験（TCL、Python、UNIX）
・英語力（目安：TOEIC（R）テスト（R）テスト500点） - 雇用形態は
- 正社員
- どんなポジション・役割か
- 【横浜】ASIC／SoC 設計エンジニア TSMCグループ
- どこで働くか
- 神奈川県
- 勤務時間は
- 09:00～18:00
- 給与はどのくらい貰えるか
- 500万円～1000万円
- 休日休暇は
- 完全週休二日（土日）
【年間休日】129日
NEW
掲載期間26/08/26～26/09/08
求人No.PSN-AMBI81194206
