- なぜ募集しているのか
- 当グループはイメージセンサーを主力としています。イメージセンサーの領域においてイメージング世界No.1を堅持しながら、これから広がりを見せるセンシング用途においても世界No.1を目指し挑戦しています。したがって非常に多くの需要に応えるべく、様々な製造工場(Fab)で製品開発が行われています。
GPIO/LVDSやSPMI/I2C/I3C等の通信規格の物理層IP、 PLL/DLL等の位相/遅延フィードバック制御IP、およびLDO/チャージポンプ/バイアス回路などの電源IPはほとんどすべての製品に搭載される必要不可欠なハードウェア設計要素ですのでFab毎に最適化されたIP開発・調達を行っています。
世界中のFab情報を扱いますので結果として幅広い業界動向・情報を得られるポジションでの職務になります。
・描けるキャリアパス
例えば様々な分野に応用されている機械学習機能の進化にCiM（Computing in Memory)と
いったメモリIPベースのIPが注目されています。 将来の製品に欠かせないキラーIPの
第一人者として活躍することもできます。 - どんな仕事か
-
下記のいずれかのアナログ回路設計・担当予定の業務内容
GPIO/LVDSやSPMI/I2C/I3C等の通信規格の物理層IP
PLL/DLL等の位相/遅延フィードバック制御IP
LDO/チャージポンプ/バイアス回路などの電源IP
CIS製品の高機能化に伴い各種アナログIPにはより高精度・低電力・低コストなどの差
異化が求められており、大きくは下記のいずれかをお願いします。
1 GPIO/LVDSやSPMI/I2C/I3C等の通信規格の物理層IPアナログ回路設計
2 PLL/DLL等の位相/遅延フィードバック制御IPアナログ回路設計
3 LDO/チャージポンプ/バイアス回路などの電源IPアナログ回路設計
・想定ポジション
それぞれの開発チームは～３名程度の正社員、および、作業工数に応じた協力会社で構成
され、そのリーダの役割となります。 比較的短期間に製品適用を求められるIP開発・
導入となるため、多数関係者へのコミュニケーション能力も発揮できるポジションとなります。
- 求められるスキルは
-
必須 GPIO/LVDSやSPMI/I2C/I3C等の通信規格の物理層IP開発経験者
or 位相/遅延フィードバック制御IP開発経験者 or 電源IP開発経験者
TOEIC 650点以上
歓迎 特許取得経験あり 海外ベンダーとの協業経験あり
TOEIC 800点以上 - 雇用形態は
- ジェネラル・エンプロイメント・コントラクト（正社員）
- どんなポジション・役割か
- リーダー
- どこで働くか
- 神奈川県厚木市
- 勤務時間は
- 標準労働時間帯 9:00-17:30（勤務時間7時間45分 休憩45分
フレックスタイム制、コアタイム無し
時間外労働あり - 給与はどのくらい貰えるか
-
経験、スキルを元に、社内規定により決定する。
目安リーダ：約950万円～
※経験に応じて要相談
※会社業績や個人評価等に応じて変動します
＊通勤費を別途支給いたします
賞与 年2回支給（6月、12月） - 待遇・福利厚生は
- 社会保険 健康保険、厚生年金保険、雇用保険、労災保険
- 休日休暇は
- 休日 土日、祝日 完全週休二日制
休暇 年次有給休暇（初年度6～17日、勤続年数に応じて最大24日）年末年始休暇 - どんな選考プロセスか
-
書類審査→1次面接(部門)→２次面接(部門)→Web適性検査→最終面接(人事部長) →内定
掲載期間25/01/22～25/02/04
求人No.IHM-DS-A0024
