なぜ募集しているのか: 半導体の微細化や3D積層化に伴い、試験装置の性能向上が不可欠です。装置の心臓部となる**カスタムASIC（アナログ回路）の内製開発を強化するため、仕様検討から評価まで一貫して担えるエンジニアを募集します。
どんな仕事か: 半導体試験装置用アナログASICの設計・評価。超高速・超低ノイズな極限スペックを具現化。国内外拠点と協業し、回路設計から実機検証、物理設計の領域まで一貫して携わる半導体設計のスペシャリスト。
～半導体試験装置向けASICの設計・評価。～

　半導体の進化に欠かせない「検査」の領域で世界トップクラスのシェアを誇るグローバル企業。微細化や3D積層など、高度化する半導体性能を正確に測定するため、試験装置の心臓部となるカスタムASIC（特定用途向け集積回路）の内製開発を強化しています。

■ ポジション：アナログASIC設計エンジニア

■ 業務概要
業務内容の文章半導体試験装置の性能を決定づける中核コンポーネントである、アナログASICの回路設計および評価業務を担当します。
国内外の関係会社と協業しながら、仕様検討から評価環境の構築、実機検証までを一貫して手がけることが可能です。

試験装置には、極めて高速かつ精密な信号制御が求められます。
汎用品では実現できない「超低ノイズ」「超高速応答」といった極限のスペックをアナログ回路設計によって具現化する業務です。
単に机上で設計するだけでなく、オシロスコープ等の計測器を駆使して自ら評価環境を構築し、設計したチップが理想通りに動作するかを追い込んでいく、実験的な面白さと論理的な設計の双方が味わえるポジションです。

業務概要
・アナログASICの回路設計。
・ASIC評価環境の構築（計測器制御、データ取得プログラム作成）。
・実機チップの特性評価、および解析。
・国内外の協業拠点との技術的な調整、連携。

社内環境
・グループで活発に話し合いながら業務を進めるため、和気あいあいとしており、学びの機会も得られ成長しやすい環境です。
・若手からベテランまでバランスよく構成されており、フォロー体制が整っています。

キーワード
アナログ回路設計、ASIC、レイアウト設計、EDAツール、Virtuoso、評価環境構築、半導体試験装置、グローバル、フレックス制、在宅勤務。
求められるスキルは: 必須必須条件
・回路設計またはレイアウト設計の経験をお持ちの方(アナログ回路）
・オシロスコープなど計測器操作の経験をお持ちの方

歓迎歓迎条件
・回路またはレイアウト設計以外に、実装・検証の経験をお持ちの方
・Cadence VirtuosoやSpectreなどEDAツールの使用経験をお持ちの方

募集年齢（年齢制限理由）長期勤続によりキャリア形成を図るため（長期勤続によりキャリア形成を図るため）
雇用形態は: 正社員
※契約期間の定めなし
どこで働くか: 群馬県邑楽郡
最寄り駅：東武伊勢崎線川俣駅
※マイカー通勤可
※テレワーク可（フルリモートは不可）
勤務時間は: フレックスタイム制
標準的な勤務時間帯 8:45～17:30
コアタイム 11:00～14:00
フレキシブルタイム 6:00～11:00、14:00～22:00
休憩時間 60分
給与はどのくらい貰えるか: 想定年収：480万円～ 1100万円
※経験・能力・前職給与などを考慮の上、当社規定により決定します。
待遇・福利厚生は: ・昇給年1回
・賞与年2回
・各種社会保険完備（健康保険、厚生年金保険、雇用保険、労災保険）
・通勤手当（全額支給）
・住宅手当（家賃補助制度）
・寮社宅（借上社宅制度、借上寮制度）
・厚生年金基金
・退職金制度
・確定拠出年金
・従業員持株制度
・財形貯蓄制度
・再雇用制度
・育児休職制度
・教育制度（OJT、教育補助制度、各種英語研修、社内TOEIC(R)テストなど）
・引っ越し手当
休日休暇は: 《年間休日 127日》
・完全週休二日制（土日）
・祝日
・GW休暇（2023年度実績：9日）
・夏季休暇（2023年度実績：9日）
・年末年始休暇（2023年度実績：7日）
・有給休暇（入社月により付与日数が異なります）
どんな選考プロセスか: 書類選考 → 適性試験 → 面接（2回を予定） → 内定
※選考が進んだ方にはバックグラウンドチェックを実施します。
※面接回数は変更になる可能性があります。

年収550～1100万円【群馬】ASIC開発（アナログ回路エンジニア）

設計・開発エンジニア（電子回路）