募集情報

どんな仕事か: STDセル開発者として下記業務をご担当いただきます。

【具体的には】
・Cadence VirtuosoにてSTDセルの開発
・顧客ニーズ、設計トレンドから要求されるSTDラインナップの検討
・合成ツールによる、設計後のSTDセルの性能評価
・自動レイアウトツールによる、設計後のSTDセルの性能評価
求められるスキルは: 必須 ※下記いずれも必須
■STDセル開発経験（3年以上）
・Cadence virtuosoによるSTDセル設計
・FinFETプロセスでのSTDセル開発の経験
■Library作成経験（3年以上）
雇用形態は: 正社員
どこで働くか: 神奈川県
勤務時間は: 09:00 - 18:00（コアタイム：00:00 - 00:00）
給与はどのくらい貰えるか: 800万円～1500万円(経験能力考慮の上優遇)
昇給有、賞与2回
待遇・福利厚生は: 【保険】
健康保険、雇用保険、労災保険、厚生年金
【諸手当】
通勤手当
【待遇・福利厚生】
退職金、スキルアップサポート制度
休日休暇は: 年間129日／（内訳）完全週休2日制（土日祝）、夏季休暇、年末年始、有給休暇
※有給休暇：（初年度）入社月に応じて3～10日（2年目以降）勤続年数に応じて11～30日、健康管理休暇：年間15日
※年間129日の中に有給休暇は含みません

会社概要

事業内容・ 会社の特長: 【概要・特徴】
アジア系半導体部品メーカーの日本法人。
世界的な半導体ファウンドリグループに属し、ASIC／SoCの設計開発、供給を行なっています。
日本法人は日本・海外顧客向け半導体製品の設計開発などを手がけています。

【技術力】
先進的な技術を有し、12nm／7nm／6nmなど最先端プロセスにおける設計を実施。
製品仕様への改良・改善提案といった技術交渉も手がけており、一部の設計協力だけでなく、ASIC／SoCの設計開発全般にも関わることが可能です。

【働く環境】
日本法人は、首都圏の観光エリアの高層ビル内にオフィスを構えています。
無料の各種ドリンクやスナックなどを設置しているリフレッシュコーナーで景色を眺めながら休憩できます。
また、コアタイム無しのフレックスタイム制や在宅勤務を取り入れており、柔軟な働き方が可能です。
そのほか、各種研修や英語の学習サポートもあります。

取扱い紹介会社

STDセル開発技術担当

設計・開発エンジニア（電子回路）