なぜ募集しているのか: 弊社は、「人の目に近づく新時代へ」をキャッチフレーズに、画像外観検査装置システムの「B to B」提供を主体として、画像外観検査に関わるあらゆることに携わるメーカーです。
ハンドリング装置，制御装置，画像処理機，光学系（カメラ，レンズ，照明等），画像処理アルゴリズムの開発，販売，サポートまで一貫して手掛けている事を特徴としています。
画像外観検査と言うと馴染みが薄いかもしれませんが、具体的には皆様が普段口にする飲料のボトル，キャップから、病院で使われる医薬品、自動車部品、化粧品、etc.の欠陥や異物混入の発見を陰で支え、ユーザーの皆様に安全・安心を提供する大切な装置になります。

弊社では、組織の更なる強化と成長を目指し、新たなメンバーを募集いたします。
画像を用いた検査は日進月歩で進化しており、最新技術が次々に採用されハードウェアとソフトウェアが一体となって検査装置が成り立ちますので、あなたの経験・知識、そしてアイデアが必ず役に立ちます。
是非一緒に、人の目に近づく画像外観検査機を実現させてみませんか？
どんな仕事か: 外観検査に関わる画像処理機の信号処理回路開発・設計に携わって頂きます。
◇主なミッション
【信号処理回路開発・設計】
主に画像外観検査機の核となるカメラ入力信号処理の論理回路設計となります。
FPGA(主にAMD、Intel)を使用しますが他メーカーのFPGA経験でも構いません。
カメラ信号以外に、ARM/Intel/DSPなどのプロセッサーやGigabit Ethernet/USB等の高速通信インターフェース、画像処理ハードウェアアルゴリズムなども取り扱います。

【既存製品のカスタマイズ】
当社の標準的な画像外観検査機をベースとしてOEMも行っております。
お客様の仕様に沿ったハードウェア/ソフトウェアで納入させて頂いておりますので、「仕様ヒヤリング～仕様決定～設計～量産」まで携われます。

【新技術の開発・設計】
現行機種に捕らわれない新たな新技術の開発を行っていきます。
カメラ以外のセンサー、アルゴリズムなどのアイデアは外観検査が可能であれば何でもOK！
あなたのアイデアが製品化できるチャンスです。
また会社に貢献した技術・製品に対しては年に一度、表彰制度もあります。

◇チーム体制
画像検査機のハードウェア/ソフトウェア開発メンバーと画像検査エンジニアが、
協力し合い進めて行きます。

◇開発環境
FPGAメーカーの純正ツール
プロセッサーメーカーの純正ツール
gcc等のコンパイラ
各種測定器
求められるスキルは: 必須 ◇VHDL、Verilog-HDLでの論理回路の開発経験(SoC-FPGAの開発実務経験のお持ちの方は歓迎致します)
◇FPGA、マイコンの回路の開発経験
◇C言語でのファームウェア開発経験

歓迎 ◇Linuxドライバの開発経験
◇FPGA高位合成の開発経験
◇マシンビジョンの知識
雇用形態は: 正社員
どこで働くか: 京都府(京都府京都市下京区小柳町513-2　五条久保田ビル)
勤務時間は: 8：45～17：30（所定労働時間8時間／休憩45分）
給与はどのくらい貰えるか: 予定年収：400万～550万円(残業代含む)
月給：25万円～40万円
※上記の他に、役職手当、家族手当、特別手当などあり
※スキル・経験等を考慮の上、当社規定により決定します
※試用期間中も上記同様

【給与例】
35歳年収450万円／月収30万円＋賞与(残業代含む)
※年収金額はご経験スキルを考慮し社内規定に基づき決定します
待遇・福利厚生は: ＜各種手当＞
■交通費全額支給（月5万円まで）
■役職手当
■家族手当
■特別手当

＜各種制度＞
■社会保険完備（労災・雇用・健保・厚生年金）
■住宅補助手当（会社都合の転勤者のみ）
■退職金制度
■研修制度（職種別・階層別研修）

＜その他＞
■社内クラブ活動（ゴルフ・テニス・マラソン・観戦鑑賞他）
■プロバスケットチーム「千葉ジェッツふなばし」のスポンサーとして、スポーツを通じて地域社会に貢献する活動を積極的に行っています。年に数回、冠試合を行い、社員で応援に行きます。

<人事制度>
入社3年以上の社員であれば、昇格の必要基準を満たせば誰にでもチャンスがあり、チャレンジできる「昇格チャレンジ制度」があります。毎年、自ら申告しチャレンジ制度で昇格を勝ち取っています。また、会社に貢献した社員に対し「デクシス大賞」の表彰を行っています。
休日休暇は: 【年間休日124日】
■完全週休2日制（土曜日、日曜日）
■祝日
■夏季休暇（6日間）
■年末年始休暇（12/29～1/3）
■慶弔休暇
■有給休暇
■産休育休・介護休暇（昨年度、女性1名・男性3名取得実績あり）
どんな選考プロセスか: 【STEP 1】応募

【STEP 2】1次面接　来社対面による面接　※遠方の場合はWEBでも可
（当社についての説明、適性検査、部長・課長による面接）

【STEP 3】2次面接　来社対面による面接
（本部長・取締役による面接）

【STEP 4】内定
※応募から内定までは約3週間を予定しています。
※面接日・入社日は相談に応じますので、在職中の方もお気軽にご応募ください。

【京都】画像処理機の信号処理回路開発・設計/FPGA 経験者大歓迎！～土日祝休・年休124日～

設計・開発エンジニア（その他、電気・電子・半導体）